This work deals with a new type of analog signal processing in the forward error correction (FEC) decoder of a digital communication system. Such analog FEC decoders are studied based on a comprehensive simulation environment including system-level and circuit-level simulation models. Different decoder architectures are considered. This includes fully parallel decoders and decoders based on a new sequential technique for complexity reduction, which is examined for the example of the UMTS turbo code. A library of analog transistor circuits is presented which is suited for the realization of arbitrary analog decoders. As a proof of concept two prototypes of analog decoders were successfully fabricated in 0.25 um BiCMOS and 0.25 um SiGe. Finally, analog low-density parity-check (LDPC) decoders in 0.18 um CMOS are investigated for an application in the next generation wireless local area network IEEE 802.11n.     «

This work deals with a new type of analog signal processing in the forward error correction (FEC) decoder of a digital communication system. Such analog FEC decoders are studied based on a comprehensive simulation environment including system-level and circuit-level simulation models. Different decoder architectures are considered. This includes fully parallel decoders and decoders based on a new sequential technique for complexity reduction, which is examined for the example of the UMTS turbo c...     »

Diese Arbeit beschäftigt sich mit einer neuartigen analogen Signalverarbeitung im Kanaldecoder eines digitalen Kommunikationssystems. Zur Untersuchung solcher analoger Kanaldecoder wurde eine Simulationsumgebung entwickelt, welche verschiedene Simulationsmodelle auf System- und Schaltungsebene beinhaltet. Neben parallelen Decoderarchitekturen werden auch neue sequentielle Verfahren zur Komplexitätsreduzierung betrachtet und am Beispiel des Turbocodes für UMTS näher untersucht. Es wird eine Bibliothek von analogen Transistorschaltungen vorgestellt, mit der sich beliebige analoge Decoder realisieren lassen. Das Grundkonzept der analogen Decodierung wurde durch die erfolgreiche Fertigung zweier Prototypen in 0,25 um BiCMOS und 0,25 um SiGe nachgewiesen. Zum Schluss werden analoge LDPC-Decoder in 0,18 um CMOS untersucht, die auf eine Anwendung in zukünftigen drahtlosen Netzwerken nach IEEE 802.11n zielen.     «

Diese Arbeit beschäftigt sich mit einer neuartigen analogen Signalverarbeitung im Kanaldecoder eines digitalen Kommunikationssystems. Zur Untersuchung solcher analoger Kanaldecoder wurde eine Simulationsumgebung entwickelt, welche verschiedene Simulationsmodelle auf System- und Schaltungsebene beinhaltet. Neben parallelen Decoderarchitekturen werden auch neue sequentielle Verfahren zur Komplexitätsreduzierung betrachtet und am Beispiel des Turbocodes für UMTS näher untersucht. Es wird eine Bibli...     »