Fakultät für Elektrotechnik und Informationstechnik
Advisor:
Schmitt-Landsiedel, Doris (Prof. Dr.)
Referee:
Schmitt-Landsiedel, Doris (Prof. Dr.); Thewes, Roland (Prof. Dr.)
Language:
en
Subject group:
ELT Elektrotechnik
Keywords:
DRAM, design for yield, analytical modeling
Abstract:
Yield of DRAM circuits becomes a crucial issue due to ever-increasing bit density and never-stop shrinking technology. In this dissertation, based on statistical mathematics and analytical small signal models analytical yield analysis modeling is applied to DRAM core circuits, so that the yield in nowadays and future DRAM circuits/technology design can be
estimated and optimized. With the methods developed here, it is hopeful that DRAM core designs will be more robust and area efficient. It provides a yield oriented guide to design
for yield of high volume DRAM core products.
«
Yield of DRAM circuits becomes a crucial issue due to ever-increasing bit density and never-stop shrinking technology. In this dissertation, based on statistical mathematics and analytical small signal models analytical yield analysis modeling is applied to DRAM core circuits, so that the yield in nowadays and future DRAM circuits/technology design can be
estimated and optimized. With the methods developed here, it is hopeful that DRAM core designs will be more robust and area efficient. It pro...
»
Translated abstract:
Die Ausbeute von DRAM Schaltungen gestaltet sich zunehmend schwieriger mit zunehmender Speicherdichte und immer kleiner werdenden Strukturgrößen. Basierend auf statistischen Methoden und einem analytischen, hierarchisch aufgebauten Schaltungsmodell wird in dieser Dissertation die elektrische Ausbeute von beliebigen DRAM-Schaltungen analysiert. Mit Hilfe dieses Modells kann die Ausbeute von DRAM Schaltungen bezüglich Fläche, Versorgungsspannung, Zellenfeldarchitektur und Ungenauigkeiten der Verstärkerparameter optimiert werden. Mit den hier entwickelten Methoden können DRAM-Schaltungen robuster
und flächeneffizienter realisiert werden. Diese Arbeit bietet damit einen Leitfaden für Ausbeute - optimiertes Design in zukünftigen DRAM Schaltungen mit hohen Speicherdichten.
«
Die Ausbeute von DRAM Schaltungen gestaltet sich zunehmend schwieriger mit zunehmender Speicherdichte und immer kleiner werdenden Strukturgrößen. Basierend auf statistischen Methoden und einem analytischen, hierarchisch aufgebauten Schaltungsmodell wird in dieser Dissertation die elektrische Ausbeute von beliebigen DRAM-Schaltungen analysiert. Mit Hilfe dieses Modells kann die Ausbeute von DRAM Schaltungen bezüglich Fläche, Versorgungsspannung, Zellenfeldarchitektur und Ungenauigkeiten der Verst...
»