Graph-Grammar-Based IP Integration (GRIP) Tool for Efficient IP Reuse in Software-Defined SoCs
Translated title:
GRIP – ein Werkzeug auf Basis von Graph-Grammatiken zur effizienten Wiederverwendung von IP-Blöcken in Software-definierten SoCs
Author:
Jassi, Munish
Year:
2019
Document type:
Dissertation
Faculty/School:
Fakultät für Elektrotechnik und Informationstechnik
Advisor:
Schlichtmann, Ulf (Prof. Dr.)
Referee:
Schlichtmann, Ulf (Prof. Dr.); Stechele, Walter (Prof. Dr.)
Language:
en
Subject group:
ELT Elektrotechnik
Keywords:
System-on-chip (SoC), HW-SWCo-design, software-defined SoCs, SoC design space exploration
Translated keywords:
System-on-chip (SoC), HW-SW Co-design, software-defined SoCs, SoC design space exploration
TUM classification:
ELT 272d
Abstract:
This work bridges the knowledge gap between the IP supplier and the system-on-chip (SoC) architect by proposing a Software-defined SoC design approach based on IP reuse. The IP supplier encodes IP integration knowledge as a set of machine-readable integration rules. These rules together with a set of generated hardware drivers form a HW-accelerated software library (HASL). The SoC architect uses the HASL together with a graph-grammar-based IP-integration (GRIP) tool to automate IP integration and SoC Design Space Exploration (DSE).
«
This work bridges the knowledge gap between the IP supplier and the system-on-chip (SoC) architect by proposing a Software-defined SoC design approach based on IP reuse. The IP supplier encodes IP integration knowledge as a set of machine-readable integration rules. These rules together with a set of generated hardware drivers form a HW-accelerated software library (HASL). The SoC architect uses the HASL together with a graph-grammar-based IP-integration (GRIP) tool to automate IP integration a...
»
Translated abstract:
Diese Arbeit schließt die Wissenslücke zwischen dem IP Anbieter und dem System-on-Chip (SoC) Architekten mittels eines Software-definierten SoC Entwurfsflows basierend auf IP Reuse. Der IP Anbieter kodiert IP-Integrationswissen als maschinenlesbare Integrationsregeln. Diese Regeln bilden zusammen mit einem Satz von generierten Hardwaretreibern die sogenannte HW-accelerated software library (HASL). Der SoC Architekt verwendet die HASL in dem GRIP EDA-Werkzeug, welches auf Graph-Grammatiken basiert, um die Integration von IP Blöcken und die SoC Entwurfsraumexploration zu automatisieren.
«
Diese Arbeit schließt die Wissenslücke zwischen dem IP Anbieter und dem System-on-Chip (SoC) Architekten mittels eines Software-definierten SoC Entwurfsflows basierend auf IP Reuse. Der IP Anbieter kodiert IP-Integrationswissen als maschinenlesbare Integrationsregeln. Diese Regeln bilden zusammen mit einem Satz von generierten Hardwaretreibern die sogenannte HW-accelerated software library (HASL). Der SoC Architekt verwendet die HASL in dem GRIP EDA-Werkzeug, welches auf Graph-Grammatiken basier...
»