Diese Arbeit schließt die Wissenslücke zwischen dem IP Anbieter und dem System-on-Chip (SoC) Architekten mittels eines Software-definierten SoC Entwurfsflows basierend auf IP Reuse. Der IP Anbieter kodiert IP-Integrationswissen als maschinenlesbare Integrationsregeln. Diese Regeln bilden zusammen mit einem Satz von generierten Hardwaretreibern die sogenannte HW-accelerated software library (HASL). Der SoC Architekt verwendet die HASL in dem GRIP EDA-Werkzeug, welches auf Graph-Grammatiken basiert, um die Integration von IP Blöcken und die SoC Entwurfsraumexploration zu automatisieren.
«
Diese Arbeit schließt die Wissenslücke zwischen dem IP Anbieter und dem System-on-Chip (SoC) Architekten mittels eines Software-definierten SoC Entwurfsflows basierend auf IP Reuse. Der IP Anbieter kodiert IP-Integrationswissen als maschinenlesbare Integrationsregeln. Diese Regeln bilden zusammen mit einem Satz von generierten Hardwaretreibern die sogenannte HW-accelerated software library (HASL). Der SoC Architekt verwendet die HASL in dem GRIP EDA-Werkzeug, welches auf Graph-Grammatiken basier...
»