This thesis presents a complete methodology for the automatic synthesis of application-specific Network-on-Chip (NoC) topologies. The synthesized topologies are optimized according to the application running on the System-on-Chip (SoC). The developed algorithms can handle latency, port count, and link length constraints. They also support the generation of hybrid interconnects that utilize both shared buses and NoC routers. Additionally, this thesis presents an NoC architecture for non-intrusive trace and debug of SoCs. The architecture utilizes novel differential timestamps, which enable the construction of an accurate trace even in the presence of subsystem power down and frequency switching.     «

This thesis presents a complete methodology for the automatic synthesis of application-specific Network-on-Chip (NoC) topologies. The synthesized topologies are optimized according to the application running on the System-on-Chip (SoC). The developed algorithms can handle latency, port count, and link length constraints. They also support the generation of hybrid interconnects that utilize both shared buses and NoC routers. Additionally, this thesis presents an NoC architecture for non-intrusive...     »

Diese Arbeit beschreibt eine vollständige Methodik für die automatische Synthese von applikationsspezifischen Network-on-Chip (NoC) Topologien. Die synthetisierten Topologien sind auf die Anwendung optimiert, welche auf dem System-on-Chip (SoC) ausgeführt wird. Die entwickelten Algorithmen können Schranken für die Latenz, Portzahl, und Linklänge berücksichtigen. Zudem können hybride Interconnects erzeugt werden, die sowohl NoC-Router als auch Shared Busse verwenden. Zugleich stellt die Arbeit eine neue NoC-Architektur für das nichtintrusive Tracing und Debugging von SoCs vor. Die Architektur verwendet einen neuen differenziellen Zeitstempel. Dieser ermöglicht die Erstellung von hochakkuraten Traces auch für Szenarien, in denen Teile des Systems abgeschaltet werden oder in denen die Taktfrequenz gewechselt wird.      «

Diese Arbeit beschreibt eine vollständige Methodik für die automatische Synthese von applikationsspezifischen Network-on-Chip (NoC) Topologien. Die synthetisierten Topologien sind auf die Anwendung optimiert, welche auf dem System-on-Chip (SoC) ausgeführt wird. Die entwickelten Algorithmen können Schranken für die Latenz, Portzahl, und Linklänge berücksichtigen. Zudem können hybride Interconnects erzeugt werden, die sowohl NoC-Router als auch Shared Busse verwenden. Zugleich stellt die Arbeit e...     »