Fakultät für Elektrotechnik und Informationstechnik
Advisor:
Schlichtmann, Ulf (Prof. Dr.)
Referee:
Chakraborty, Samarjit (Prof. Dr.)
Language:
en
Subject group:
ELT Elektrotechnik
Abstract:
With the continuing scaling of the feature size of integrated circuits, the relative variations of process parameters increase. This makes the traditional static timing analysis too pessimistic, because only the extreme values of parameters are considered. In statistical timing analysis, these parameters are directly modeled as random variables, with the correlation between them correctly handled. In this thesis the application of statistical timing analysis in the framework of hierarchical design of digital circuits is investigated. A method to extract timing models for combinational and sequential circuits is proposed. Additionally, this method can handle the correlation between modules in the hierarchical design correctly.
«
With the continuing scaling of the feature size of integrated circuits, the relative variations of process parameters increase. This makes the traditional static timing analysis too pessimistic, because only the extreme values of parameters are considered. In statistical timing analysis, these parameters are directly modeled as random variables, with the correlation between them correctly handled. In this thesis the application of statistical timing analysis in the framework of hierarchical desi...
»
Translated abstract:
Mit fortschreitender Verkleinerung der Fertigungsgrößen von integrierten Schaltungen nehmen die relativen Schwankungen der Prozessparameter zu. Dies führt
bei der konventionellen Statischen Timing Analyse zu einer erheblichen Überabschätzung der zu erwartenden Signallaufzeiten, da nur Extremwerte der Parameter
berücksichtigt werden. Im Gegensatz dazu werden bei der Statistischen Timing Analyse Prozessparameter nicht auf ihre Extremwerte reduziert, sondern als Zufallsgrößen inklusive ihrer Korrelationen behandelt. In dieser Arbeit wurde die Anwendung der Statistischen Timing Analyse im Rahmen des hierarchischen Entwurfs digitaler Schaltungen erforscht. Dazu wurde eine Methode zur Generierung statistischer Timing Modelle für kombinatorische und sequentielle Schaltungen vorgestellt, die auch die Korrelationen der hierarchisch geschachtelten Module berücksichtigt.
«
Mit fortschreitender Verkleinerung der Fertigungsgrößen von integrierten Schaltungen nehmen die relativen Schwankungen der Prozessparameter zu. Dies führt
bei der konventionellen Statischen Timing Analyse zu einer erheblichen Überabschätzung der zu erwartenden Signallaufzeiten, da nur Extremwerte der Parameter
berücksichtigt werden. Im Gegensatz dazu werden bei der Statistischen Timing Analyse Prozessparameter nicht auf ihre Extremwerte reduziert, sondern als Zufallsgrößen inklusive ihrer Korr...
»