In this thesis, a hierarchical optimization methodology based on Pareto-optimal front is proposed for large-scale analog/mixed circuits, e.g. PLLs and sigma-delta modulators. At each design level in hierarchy, design performances and design parameters are clear defined respectively. "Simulation-in-a-loop" based automatic sizing process is feasible for large-scale circuits by using the hierarchical sizing strategy. Pareto-optimal fronts constrain the optimization at the higher level under consideration of the capability of building blocks at the lower level. Therefore, a first-time-successful top-down sizing
process without iteration can be accomplished in a reasonable time cost.
«
In this thesis, a hierarchical optimization methodology based on Pareto-optimal front is proposed for large-scale analog/mixed circuits, e.g. PLLs and sigma-delta modulators. At each design level in hierarchy, design performances and design parameters are clear defined respectively. "Simulation-in-a-loop" based automatic sizing process is feasible for large-scale circuits by using the hierarchical sizing strategy. Pareto-optimal fronts constrain the optimization at the higher level under conside...
»
Translated abstract:
Die vorliegende Arbeit stellt ein automatisiertes hierarchisches Dimensionierungsverfahren für komplexe Analog-/Mixed-Signal-Schaltungen vor. Es wird von einem Systemmodell auf der Verhaltensebene und einer Modellierung der Systemblöcke auf der Transistorebene ausgegangen. Bei dem vorgeschlagenen zweistufigen
Dimensionierungsprozess werden zunächst Systemparameter dimensioniert und als Spezifikation an die nachfolgende Transistordimensionierung der Systemblöcke weitergereicht. Durch eine Vorab-Charakterisierung des Eigenschaftspotentials der Systemblöcke mittels Pareto-Optimierung wird eine realistische Systemdimensionierung
sichergestellt und so ein iterationsfreier Top-Down-Entwurfsprozess erzeugt. Das vorgestellte Verfahren wird anhand des Entwurfs von Phasenregelschleifen und Sigma-Delta-Modulatoren demonstriert.
«
Die vorliegende Arbeit stellt ein automatisiertes hierarchisches Dimensionierungsverfahren für komplexe Analog-/Mixed-Signal-Schaltungen vor. Es wird von einem Systemmodell auf der Verhaltensebene und einer Modellierung der Systemblöcke auf der Transistorebene ausgegangen. Bei dem vorgeschlagenen zweistufigen
Dimensionierungsprozess werden zunächst Systemparameter dimensioniert und als Spezifikation an die nachfolgende Transistordimensionierung der Systemblöcke weitergereicht. Durch eine Vorab-...
»