Durch die wachsende Leistungsfähigkeit von Prozessoren für eingebettete Systeme wird der Einsatz von Java für diesen Bereich immer vielversprechender. Allerdings sind die von normalen Desktop- oder Serversystemen bekannten Techniken zur Beschleunigung der Java Virtual Machine (JVM), wie z.B. die Just-in-Time-Compilation (JIT), bei den sehr begrenzten Ressourcen in dieser Geräteklasse nur schwer einsetzbar oder erfordern eine Bindung auf eine bestimmte CPU-Architektur. Diese Arbeit stellt das JIFFY-Konzept vor, das den Ablauf und die Integration eines vollständigen JIT-Compilers für die JVM in einem frei programmierbaren Logikbaustein (FPGA, Field Programmable Gate Array) beschreibt. Durch den Einsatz des FPGAs wird eine sehr hohe Übersetzungsgeschwindigkeit erreicht, wobei die Qualität des erzeugten Compilats die von einfachen, softwarebasierten JIT-Compilern mindestens erreicht und oft übersteigt. Durch ein spezielles Konzept ist der gesamte Übersetzungsvorgang im FPGA und damit die synthetisierte Gatterlogik unabhängig von der Zielarchitektur und erlaubt eine flexible Nutzung auch für typische heterogene Mehrprozessorsysteme in Kommunikationsanwendungen. Neben der Beschreibung des Übersetzungskonzepts werden auch die Auswirkungen des FPGA-basierten Ansatzes auf das Java-Laufzeitystem und mögliche Abwägungen in der Implementierung von Hardware und Software qualitativ und quantitativ an zwei exemplarischen Modellierungen für 80586- und AlphaCPU-basierte Systeme verglichen.     «

Durch die wachsende Leistungsfähigkeit von Prozessoren für eingebettete Systeme wird der Einsatz von Java für diesen Bereich immer vielversprechender. Allerdings sind die von normalen Desktop- oder Serversystemen bekannten Techniken zur Beschleunigung der Java Virtual Machine (JVM), wie z.B. die Just-in-Time-Compilation (JIT), bei den sehr begrenzten Ressourcen in dieser Geräteklasse nur schwer einsetzbar oder erfordern eine Bindung auf eine bestimmte CPU-Architektur. Diese Arbeit stellt das JIF...     »

The steadily growing performance of processors for embedded systems make the usage of the platform independent Java system more and more attractive. How\-ever, the usual techniques known for acceleration of the Java Virtual Machine, widely used on desktop computers, don't apply well in general to this class of devices, the most prominent example is the Just-in-Time-Compilation (JIT). This is caused by the tight resource constraints of these systems and their wide range of processor architectures. This thesis presents the JIFFY concept, which describes the integration of a complete JIT-compiler for the JVM into an Field Programmable Gate Array (FPGA). By using the FPGA, a very high translation speed can be achieved, the code quality and thus execution speed reaches or exceeds simple, software based JITs. Based on a layered concept, the translation process in the FPGA und therefore the synthesized gate logic is independent of the target CPU architecture. This feature allows a very flexible usage of the FPGA even for heterogenous multiprocessor systems, typically found in modern communication applications. Besides the detailed explanation of the translation process itself, the impacts of the FPGA-based approach on the Java runtime system and possible considerations in the implementation of the hardware and software are also described. To qualify and quantify the resulting properties for CISC and RISC CPUs, the system is modeled for two typical architectures (80586 and AlphaCPU).     «

The steadily growing performance of processors for embedded systems make the usage of the platform independent Java system more and more attractive. How\-ever, the usual techniques known for acceleration of the Java Virtual Machine, widely used on desktop computers, don't apply well in general to this class of devices, the most prominent example is the Just-in-Time-Compilation (JIT). This is caused by the tight resource constraints of these systems and their wide range of processor architectures...     »