TUM School of Computation, Information and Technology
Advisor:
Gräb, Helmut (apl. Prof. Dr.-Ing.)
Referee:
Gräb, Helmut (apl. Prof. Dr. habil.); Paul, Steffen (Prof. Dr.); Sapatnekar, Sachin (Prof., Ph.D.)
Language:
en
Subject group:
ELT Elektrotechnik
TUM classification:
ELT 272
Abstract:
To save power, dedicated transistors can switch off the currents of analog circuits in power-down mode. Hierarchical circuits consist of several blocks. Even if the power-down mode of the individual subblocks was correctly designed, their connectivity can cause unexpected errors in the power-down mode of the overall system, e.g. currents. This work describes a new method to identify such errors and one to construct the power-down mode for hierarchical analog circuits fault-free.
Translated abstract:
Um Energie zu sparen, stellen dedizierte Transistoren analoge Schaltungen im Power-Down-Modus stromlos. Hierarchische Schaltungen bestehen aus mehreren Blöcken.
Deren Verdrahtung kann unerwartete Fehler, wie z.B. Ströme, im Power-Down-Modus des Gesamtsystems verursachen, obwohl dieser für dessen Einzelblöcke korrekt entworfen wurde. Diese Arbeit stellt eine neue Methode zur Erkennung solcher Fehler und eine zur fehlerfreien Konstruktion des Power-Down-Modus hierarchischer analoger Schaltungen vor.
«
Um Energie zu sparen, stellen dedizierte Transistoren analoge Schaltungen im Power-Down-Modus stromlos. Hierarchische Schaltungen bestehen aus mehreren Blöcken.
Deren Verdrahtung kann unerwartete Fehler, wie z.B. Ströme, im Power-Down-Modus des Gesamtsystems verursachen, obwohl dieser für dessen Einzelblöcke korrekt entworfen wurde. Diese Arbeit stellt eine neue Methode zur Erkennung solcher Fehler und eine zur fehlerfreien Konstruktion des Power-Down-Modus hierarchischer analoger Schaltungen v...
»