Benutzer: Gast  Login
Titel:

Design-Phase Buffer Allocation for Post-Silicon Clock Binning by Iterative Learning

Dokumenttyp:
Zeitschriftenaufsatz
Autor(en):
Zhang, Li; Li, Bing; Liu, Jinglan; Shi, Yiyu; Schlichtmann, Ulf
Zeitschriftentitel:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
Jahr:
2018
Band / Volume:
37
Monat:
feb
Heft / Issue:
2
Seitenangaben Beitrag:
392--405
Volltext / DOI:
doi:10.1109/TCAD.2017.2702632
 BibTeX