Variationen bei der Herstellung und während des Betriebs von CMOS Schaltungen beeinflussen deren Geschwindigkeit und erschweren die Verifikation der in der Spezifikation zugesicherten Eigenschaften. In dieser Arbeit wird eine abstraktionsebenenübergreifende Vorgehensweise zur Abschätzung des Einflusses von Prozess- und betriebsbedingten Umgebungsvariationen auf die Geschwindigkeit einer Schaltung vorgestellt. Neben Untersuchungen der Laufzeitsensitivität in low-power CMOS Technologien von 180nm bis 40nm werden Strukturanalysen von ARM Mikroprozessoren durchgeführt. Basierend auf diesen Ergebnissen wird ein Mikroprozessormodell zur Abschätzung variationsbedingter Laufzeitschwankungen und Identifikation sensitiver Schaltungsteile erarbeitet. Mit einem neuen Robustheitsmaß, das strukturelle und topologische Eigenschaften kritischer Pfade berücksichtigt, werden Kosten und Nutzen verschiedener Kompensationstechniken verglichen und bewertet.      «

Variationen bei der Herstellung und während des Betriebs von CMOS Schaltungen beeinflussen deren Geschwindigkeit und erschweren die Verifikation der in der Spezifikation zugesicherten Eigenschaften. In dieser Arbeit wird eine abstraktionsebenenübergreifende Vorgehensweise zur Abschätzung des Einflusses von Prozess- und betriebsbedingten Umgebungsvariationen auf die Geschwindigkeit einer Schaltung vorgestellt. Neben Untersuchungen der Laufzeitsensitivität in low-power CMOS Technologien von 180n...     »

Process and environmental variations of CMOS circuits affect product performance and complicate the verification of circuit specifications. In this work a methodology is presented to estimate the impact of process and environmental variations on circuit performance, covering any abstraction level from device to circuit. Beside investigations of delay sensitivities of low-power CMOS technologies from 180nm to 40nm, structural analyses of ARM microprocessors are elaborated to estimate variation-induced delay uncertainty and identify sensitive circuit structures. Using a new definition of robustness which considers structural and topological circuit properties, cost and benefit of various compensation techniques are compared and evaluated.     «

Process and environmental variations of CMOS circuits affect product performance and complicate the verification of circuit specifications. In this work a methodology is presented to estimate the impact of process and environmental variations on circuit performance, covering any abstraction level from device to circuit. Beside investigations of delay sensitivities of low-power CMOS technologies from 180nm to 40nm, structural analyses of ARM microprocessors are elaborated to estimate variation-in...     »