The increasing integration density of microelectronic circuits results in aging mechanisms, some of them shifting the parameters of MOS transistors during lifetime. This work focuses on the impact of these parametrical degradation mechanisms on Static Random Access Memory (SRAM) arrays. First, the impact of each effect on single SRAM cells was simulated. Because of presently non-sufficient simulation models, these results had to be confirmed and completed by measurements. By using novel measurement techniques which were developed within this work, the impact of the worst effect on large-scale SRAM arrays could be examined for the first time. The most critical scenarios during lifetime could be identified. Finally, a comparison of known countermeasures was performed in order to choose the most promising methods.     «

The increasing integration density of microelectronic circuits results in aging mechanisms, some of them shifting the parameters of MOS transistors during lifetime. This work focuses on the impact of these parametrical degradation mechanisms on Static Random Access Memory (SRAM) arrays. First, the impact of each effect on single SRAM cells was simulated. Because of presently non-sufficient simulation models, these results had to be confirmed and completed by measurements. By using novel measurem...     »

Die zunehmende Integrationsdichte mikroelektronischer Schaltungen führt verstärkt zu Alterungsmechanismen, wovon einige die Parameter von MOS Transistoren während der Betriebszeit verschieben. Diese Arbeit befasst sich mit den Auswirkungen dieser parametrischen Degradationseffekte auf Blöcke statischer Speicherzellen (SRAM). Dazu wurden zunächst die Auswirkungen jedes Effekts auf einzelne Speicherzellen simuliert. Aufgrund bisher nicht hinreichend genauer Modelle mussten diese Ergebnisse durch Messungen bestätigt und komplettiert werden. Mithilfe der in dieser Arbeit entwickelten neuartigen messtechnischen Verfahren konnten die Auswirkungen des schwerwiegendsten Effekts auf große SRAM Speicherblöcke erstmalig untersucht und die betriebskritischen Situationen identifiziert werden. Abschließend wurde ein Vergleich möglicher Gegenmaßnahmen vorgenommen, um deren aussichtsreichsten Methoden auszuwählen.     «

Die zunehmende Integrationsdichte mikroelektronischer Schaltungen führt verstärkt zu Alterungsmechanismen, wovon einige die Parameter von MOS Transistoren während der Betriebszeit verschieben. Diese Arbeit befasst sich mit den Auswirkungen dieser parametrischen Degradationseffekte auf Blöcke statischer Speicherzellen (SRAM). Dazu wurden zunächst die Auswirkungen jedes Effekts auf einzelne Speicherzellen simuliert. Aufgrund bisher nicht hinreichend genauer Modelle mussten diese Ergebnisse durch M...     »