This thesis presents the outcome of investigations on the effects of aging induced parameter shifts and performance degradation in analog and mixed signal circuits fabricated in deep-submicrometer CMOS technologies. The combined effect of several mechanisms like bias temperature instability, conducting and non-conducting hot carrier injection on the circuit performance is evaluated. These degradation mechanisms induce threshold voltage and drain current shifts that can result into mismatch in matched transistor pairs which is especially important for accuracy of analog and mixed signal circuits. The investigations are done based on analytical evaluation, aging simulation and measurements using sample circuits implemented in state-of-the-art 32nm high-k metal gate CMOS technology. Calibration and correction techniques suitable for overcoming time varying aging induced circuit performance degradation are proposed and investigated.     «

This thesis presents the outcome of investigations on the effects of aging induced parameter shifts and performance degradation in analog and mixed signal circuits fabricated in deep-submicrometer CMOS technologies. The combined effect of several mechanisms like bias temperature instability, conducting and non-conducting hot carrier injection on the circuit performance is evaluated. These degradation mechanisms induce threshold voltage and drain current shifts that can result into mismatch in ma...     »

Diese Arbeit untersucht durch Alterungsmechanismen induzierte Parameterdrift und Degradation der Schaltungseigenschaften von Analog-und Mixed-Signal-Schaltungen in Submikrometer-CMOS-Technologien. Dazu wird der kombinierte Effekt von mehreren Degradationsmechanismen wie Bias Temperature Instability und Injektion heißer Ladungsträger auf das Schaltungsverhalten ermittelt. Diese Mechanismen induzieren Schwellspannungs- und Drain-Stromdriften. Dadurch entstehende Offsets in Transistorpaaren können die Genauigkeit von Analog-und Mixed-Signal-Schaltungen beeinträchtigen. Die Untersuchungen basieren auf analytischen Berechnungen, Simulationen und Messungen von Testschaltungen in einer aktuellen 32nm High-k Metal-Gate-CMOS-Technologie. Zur Kompensation der zeitlich variablen Effekte auf das Schaltungsverhalten werden Kalibrier- und Korrekturverfahren vorgeschlagen und untersucht.     «

Diese Arbeit untersucht durch Alterungsmechanismen induzierte Parameterdrift und Degradation der Schaltungseigenschaften von Analog-und Mixed-Signal-Schaltungen in Submikrometer-CMOS-Technologien. Dazu wird der kombinierte Effekt von mehreren Degradationsmechanismen wie Bias Temperature Instability und Injektion heißer Ladungsträger auf das Schaltungsverhalten ermittelt. Diese Mechanismen induzieren Schwellspannungs- und Drain-Stromdriften. Dadurch entstehende Offsets in Transistorpaaren können...     »