Due to the down-scaling of CMOS technology both the on-chip and the chip-to-chip digital interconnection buses are a limiting factor for the inter- and intra-chip communication. This work investigates the possibilities of expanding this bottleneck. First the wired on-chip interconnects are considered. It is shown that the introduction of coding techniques can increase the intra-chip data rates, while reducing the integrated circuit power dissipation. An efficient analytic full-wave model for the computation of the bus pulse response has been provided. The model is based on the numerical computation of the Schwarz-Christoffel map for the estimation of the bus electrostatic parameters. The second part of the work investigates the efficient on-chip antenna integration. In order to minimize the chip area required by the antenna the CMOS ground plane has been cut into patches and using these patches as antenna electrodes, thus sharing chip area between the antenna and the circuitry.     «

Due to the down-scaling of CMOS technology both the on-chip and the chip-to-chip digital interconnection buses are a limiting factor for the inter- and intra-chip communication. This work investigates the possibilities of expanding this bottleneck. First the wired on-chip interconnects are considered. It is shown that the introduction of coding techniques can increase the intra-chip data rates, while reducing the integrated circuit power dissipation. An efficient analytic full-wave model for the...     »

Durch die Herunterskalierung der Dimensionen von CMOS-Bauelemente werden die Verbindungsleitungen immer stärker zu einem limitierenden Faktor für die übertragbaren Datenraten. Zur Überwindung dieses Engpasses werden ungeschirmte Mehrleiter-Bussysteme sowie drahtlose Intra-Chip und Inter-Chip- Verbindungen untersucht. Bei den ungeschirmten Bussystemen mit geringem Querschnitt werden Signalverzerrungen in Kauf genommen und die fehlerfreie Datenübertragung wird durch entsprechende Codierung erreicht. Für die drahtlose Datenübertragung werden Antennenstrukturen untersucht, bei denen die Antennenelektroden auch als Grundflächen für die Schaltungen dienen, so dass durch die integrierten Antennen kein zusätzlicher Flächenbedarf entsteht.     «

Durch die Herunterskalierung der Dimensionen von CMOS-Bauelemente werden die Verbindungsleitungen immer stärker zu einem limitierenden Faktor für die übertragbaren Datenraten. Zur Überwindung dieses Engpasses werden ungeschirmte Mehrleiter-Bussysteme sowie drahtlose Intra-Chip und Inter-Chip- Verbindungen untersucht. Bei den ungeschirmten Bussystemen mit geringem Querschnitt werden Signalverzerrungen in Kauf genommen und die fehlerfreie Datenübertragung wird durch entsprechende Codierung erreich...     »