Benutzer: Gast  Login
Originaltitel:
Hierarchical Verification and Hierarchical Synthesis of the Power-Down Mode of Analog Circuits
Übersetzter Titel:
Hierarchische Verifikation und hierarchische Synthese des Power-Down-Modus analoger Schaltungen
Autor:
Neuner, Maximilian Ulrich
Jahr:
2023
Dokumenttyp:
Dissertation
Fakultät/School:
TUM School of Computation, Information and Technology
Betreuer:
Gräb, Helmut (apl. Prof. Dr.-Ing.)
Gutachter:
Gräb, Helmut (apl. Prof. Dr. habil.); Paul, Steffen (Prof. Dr.); Sapatnekar, Sachin (Prof., Ph.D.)
Sprache:
en
Fachgebiet:
ELT Elektrotechnik
TU-Systematik:
ELT 272
Kurzfassung:
To save power, dedicated transistors can switch off the currents of analog circuits in power-down mode. Hierarchical circuits consist of several blocks. Even if the power-down mode of the individual subblocks was correctly designed, their connectivity can cause unexpected errors in the power-down mode of the overall system, e.g. currents. This work describes a new method to identify such errors and one to construct the power-down mode for hierarchical analog circuits fault-free.
Übersetzte Kurzfassung:
Um Energie zu sparen, stellen dedizierte Transistoren analoge Schaltungen im Power-Down-Modus stromlos. Hierarchische Schaltungen bestehen aus mehreren Blöcken. Deren Verdrahtung kann unerwartete Fehler, wie z.B. Ströme, im Power-Down-Modus des Gesamtsystems verursachen, obwohl dieser für dessen Einzelblöcke korrekt entworfen wurde. Diese Arbeit stellt eine neue Methode zur Erkennung solcher Fehler und eine zur fehlerfreien Konstruktion des Power-Down-Modus hierarchischer analoger Schaltungen v...     »
WWW:
https://mediatum.ub.tum.de/?id=1706307
Eingereicht am:
24.04.2023
Mündliche Prüfung:
07.12.2023
Dateigröße:
5025000 bytes
Seiten:
153
Urn (Zitierfähige URL):
https://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:bvb:91-diss-20231207-1706307-1-5
Letzte Änderung:
26.01.2024
 BibTeX