Benutzer: Gast  Login
Originaltitel:
Parametric Reliability of 6T-SRAM Core Cell Arrays 
Übersetzter Titel:
Parametrische Zuverlässigkeit von 6T-SRAM Speicherzellblöcken 
Jahr:
2012 
Dokumenttyp:
Dissertation 
Institution:
Fakultät für Elektrotechnik und Informationstechnik 
Betreuer:
Schmitt-Landsiedel, Doris (Prof. Dr.) 
Gutachter:
Schmitt-Landsiedel, Doris (Prof. Dr.); Stechele, Walter (Prof. Dr. habil.) 
Sprache:
en 
Fachgebiet:
ELT Elektrotechnik 
Stichworte:
SRAM, NBTI, PBTI, HCI, Reliability, Countermeasures 
Übersetzte Stichworte:
SRAM, NBTI, PBTI, HCI, Zuverlässigkeit, Gegenmaßnahmen 
Kurzfassung:
The increasing integration density of microelectronic circuits results in aging mechanisms, some of them shifting the parameters of MOS transistors during lifetime. This work focuses on the impact of these parametrical degradation mechanisms on Static Random Access Memory (SRAM) arrays. First, the impact of each effect on single SRAM cells was simulated. Because of presently non-sufficient simulation models, these results had to be confirmed and completed by measurements. By using novel measurem...    »
 
Übersetzte Kurzfassung:
Die zunehmende Integrationsdichte mikroelektronischer Schaltungen führt verstärkt zu Alterungsmechanismen, wovon einige die Parameter von MOS Transistoren während der Betriebszeit verschieben. Diese Arbeit befasst sich mit den Auswirkungen dieser parametrischen Degradationseffekte auf Blöcke statischer Speicherzellen (SRAM). Dazu wurden zunächst die Auswirkungen jedes Effekts auf einzelne Speicherzellen simuliert. Aufgrund bisher nicht hinreichend genauer Modelle mussten diese Ergebnisse durch M...    »
 
Mündliche Prüfung:
16.03.2012 
Dateigröße:
4748933 bytes 
Seiten:
169 
Letzte Änderung:
02.04.2012