Versorgungsspannungsschwankungen, verursacht durch den Stromverbrauch der Schaltung und parasitäre Effekte des Versorgungsnetzes, sind ein zunehmendes Problem beim Entwurf digitaler Schaltungen. Mittels eines neuen Verfahrens zur Abschätzung von On-Chip Induktivitäten wird aufgezeigt, dass diese weiterhin in Low Power Schaltungen vernachlässigt werden können. Ein neues Modell und Verfahren für die effiziente Simulation von Versorgungsspannungsschwankungen wird vorgestellt, mit dem der Simulationsfehler bei einer um 20% erhöhten Rechenzeit gegenüber dem Stand der Technik zwischen 50% und 90% reduziert werden kann. Dies ermöglicht den Entwurf von Schaltungen mit geringerer Fläche und Verlustleistung. Im letzten Teil der Arbeit werden schaltungstechnische Gegenmaßnahmen diskutiert und ein neuartiges Verfahren für adaptive Schaltungen präsentiert, mit dem bei einem Flächenoverhead von etwa 10% der durchschnittliche Leistungsverbrauch um bis zu 12% reduziert werden konnte.     «

Versorgungsspannungsschwankungen, verursacht durch den Stromverbrauch der Schaltung und parasitäre Effekte des Versorgungsnetzes, sind ein zunehmendes Problem beim Entwurf digitaler Schaltungen. Mittels eines neuen Verfahrens zur Abschätzung von On-Chip Induktivitäten wird aufgezeigt, dass diese weiterhin in Low Power Schaltungen vernachlässigt werden können. Ein neues Modell und Verfahren für die effiziente Simulation von Versorgungsspannungsschwankungen wird vorgestellt, mit dem der Simulatio...     »

Power supply distortions, caused by the current consumption of the circuit and the parasitics of the supply grid, are an increasing problem in designing digital circuits. With a new methodology for estimating on-chip inductance, it is shown that on-chip inductance still can be neglected in low power circuits. A new model and methodology for efficient simulation of power supply distortions is presented in this work. The simulation error can be reduced by a factor of 50% to 90% for the new methodology, at a 20% increased run time, compared to state of the art. This in turn allows for designing circuits with low area and power consumption. In the last part of the work circuit techniques for countermeasures are discussed and a new adaptive circuit technique is presented. With the new circuit technique a reduction of up to 12% in average power consumption, at an area overhead of 10%, was achieved.     «

Power supply distortions, caused by the current consumption of the circuit and the parasitics of the supply grid, are an increasing problem in designing digital circuits. With a new methodology for estimating on-chip inductance, it is shown that on-chip inductance still can be neglected in low power circuits. A new model and methodology for efficient simulation of power supply distortions is presented in this work. The simulation error can be reduced by a factor of 50% to 90% for the new metho...     »