Based on the performance and bottleneck analysis of a commercial InfiniBand Host Channel Adapter (HCA) and using a consolidated view of processor and device I propose processor hardware support for user-level interfaces that transfers the initiation of send-related data movement from the network device to the processor. Virtual addresses used by consumers in the communication process are translated in the processing unit and all data related to the send process is forwarded from the I/O controller to the device. A matching HCA send side architecture takes into account the requirements imposed by the new concept as well as the findings of the bottleneck analysis. Simulation results from a custom I/O-centric simulator show that the combination is able to achieve considerable latency reduction for the send process, ranging on average from 13 % to 47 % for a closely-coupled and from 21 % to 60 % for a fabric-coupled NIC.     «

Based on the performance and bottleneck analysis of a commercial InfiniBand Host Channel Adapter (HCA) and using a consolidated view of processor and device I propose processor hardware support for user-level interfaces that transfers the initiation of send-related data movement from the network device to the processor. Virtual addresses used by consumers in the communication process are translated in the processing unit and all data related to the send process is forwarded from the I/O controll...     »

Basierend auf einer Performance- und Bottleneckanalyse eines kommerziellen InfiniBand Host Channel Adapters (HCA) und unter ganzheitlicher Betrachtung des Prozessor-Netzwerkadapter Komplexes wird ein Konzept zur prozessorseitigen Hardwareunterstützung für Netzwerkadapterschnittstellen auf Benutzerebene vorgestellt. Vom Benutzer verwendete virtuelle Adressen werden dabei direkt im Prozessorkern übersetzt und alle im Netzwerkadapter benötigten Daten vom I/O Controller des Prozessors zum Adapter weitergeleitet. Eine auf die neuen Anforderungen angepasste Sendearchitektur für den HCA bezieht außerdem die Erkenntnisse aus der Bottleneckanalyse des kommerziellen HCAs mit ein. Simulationsergebnisse zeigen, dass die Kombination eine erhebliche Reduktion der durchschnittlichen Sendelatenz erzielt, zwischen 13 % und 47 % für einen direkt und zwischen 21 % und 60 % für einen über ein Switch an den Prozessor angeschlossenen Adapter.     «

Basierend auf einer Performance- und Bottleneckanalyse eines kommerziellen InfiniBand Host Channel Adapters (HCA) und unter ganzheitlicher Betrachtung des Prozessor-Netzwerkadapter Komplexes wird ein Konzept zur prozessorseitigen Hardwareunterstützung für Netzwerkadapterschnittstellen auf Benutzerebene vorgestellt. Vom Benutzer verwendete virtuelle Adressen werden dabei direkt im Prozessorkern übersetzt und alle im Netzwerkadapter benötigten Daten vom I/O Controller des Prozessors zum Adapter we...     »