User: Guest  Login
Original title:
Robust Design of DRAM Core Circuits 
Original subtitle:
Yield Estimation and Analysis by A Statistical Design Approach 
Translated title:
Robustes Design von DRAM-Schaltungen 
Translated subtitle:
Ausbeuteschätzung und Analyse mittels einer statistischen Designannäherung 
Year:
2010 
Document type:
Dissertation 
Institution:
Fakultät für Elektrotechnik und Informationstechnik 
Advisor:
Schmitt-Landsiedel, Doris (Prof. Dr.) 
Referee:
Schmitt-Landsiedel, Doris (Prof. Dr.); Thewes, Roland (Prof. Dr.) 
Language:
en 
Subject group:
ELT Elektrotechnik 
Keywords:
DRAM, design for yield, analytical modeling 
Abstract:
Yield of DRAM circuits becomes a crucial issue due to ever-increasing bit density and never-stop shrinking technology. In this dissertation, based on statistical mathematics and analytical small signal models analytical yield analysis modeling is applied to DRAM core circuits, so that the yield in nowadays and future DRAM circuits/technology design can be estimated and optimized. With the methods developed here, it is hopeful that DRAM core designs will be more robust and area efficient. It pr...    »
 
Translated abstract:
Die Ausbeute von DRAM Schaltungen gestaltet sich zunehmend schwieriger mit zunehmender Speicherdichte und immer kleiner werdenden Strukturgrößen. Basierend auf statistischen Methoden und einem analytischen, hierarchisch aufgebauten Schaltungsmodell wird in dieser Dissertation die elektrische Ausbeute von beliebigen DRAM-Schaltungen analysiert. Mit Hilfe dieses Modells kann die Ausbeute von DRAM Schaltungen bezüglich Fläche, Versorgungsspannung, Zellenfeldarchitektur und Ungenauigkeiten der Verst...    »
 
Oral examination:
11.06.2010 
Pages:
139 
Last change:
09.08.2010