Post-Quanten-Chip Forschung am Lehrstuhl Sicherheit in der Informationstechnik (Prof. Dr.-Ing. Georg Sigl) der Technischen Universität München.
Platzierung der Hardwaretrojaner.
Das Bild zeigt eine technische Zeichnung des ASIC. Zu erkennen sind die
zwei Speicherblöcke (große orangefarbene Flächen in der linken
Bildhälfte), unbenutzte Flächen (dunkelblau), Bereiche größter
Schaltungsdichte (pink) mit den kryptografischen Beschleunigern
(rechte Bildhälfte) und die Ein- und Ausgabeanschlüsse (am Rand des
Chips). Zusätzlich wurden die Hardwaretrojaner als geringe Mengen
zusätzlicher Schaltungselemente hervorgehoben (Schaltungszellen
innerhalb der weißen Ellipsen).
ENGLISH VERSION: Placement of the Hardware Trojans.
The image shows a drawing of the layout of circuit elements on the
ASIC. Important areas are the two memory blocks (orange areas in the
left half of the image), unused areas (darker blue areas), high density
logic with the cryptographic accelerators (pink) and input/output ports
(on the chip perimeter). Additionally, the hardware Trojans are visible
as a small amount of additional circuit elements (highlighted circuit
cells in the white ellipses).
Fakultät / Einrichtung der TUM (University department or unit):
Fakultät für Elektrotechnik und Informationstechnik; Lehrstuhl für Sicherheit in der Informationstechnik; NMR-Spektroskopie; TUM Department of Electrical and Computer Engineering; Chair of Security in Information Technology
Stadt/Ort (Location):
München, Bayern, Deutschland / Munich, Bavaria, Germany
Datum (Date created):
19.07.2021
Urheber/in (Creator/By-Line):
Alexander Hepp
Copyright (Copyright-Notice):
Alexander Hepp EISEC / TUM
Nutzungsbedingungen (Rights usage terms):
Verwendung frei für die Berichterstattung über die TUM bei Nennung des Copyrights / Free for use in reporting on TUM, with the copyright noted
Login
