Benutzer: Gast  Login
Originaltitel:
Dynamic Partial Self-Reconfiguration of FPGAs for Digital Broadcasting Receiver Systems 
Übersetzter Titel:
Dynamische und Partielle Selbst-Rekonfiguration von FPGAs für Digitale Rundfunkempfängersysteme 
Jahr:
2017 
Dokumenttyp:
Dissertation 
Institution:
Fakultät für Elektrotechnik und Informationstechnik 
Betreuer:
Stechele, Walter (Prof. Dr.) 
Gutachter:
Stechele, Walter (Prof. Dr.); Knopp, Raymond (Prof., Ph.D.) 
Sprache:
en 
Fachgebiet:
ELT Elektrotechnik 
Stichworte:
Field-programmable gate array (FPGA), dynamic partial reconfiguration (DPR), receiver design, receiver architectures 
TU-Systematik:
DAT 200d 
Kurzfassung:
The main contribution of this work is the analysis of techniques for the design of resource-efficient broadcasting receiver systems using dynamically and partially reconfigurable field-programmable gate arrays. The research covers concepts for resource-sharing and resource time-multiplexing of receiver processing elements on partially-reconfigurable platforms with a focus on practical applicability. As a result, recommendations are provided for the design of novel receiver architectures using se...    »
 
Übersetzte Kurzfassung:
Wesentlicher Bestandteil der vorliegenden Arbeit ist die Analyse von Entwurfs- und Implementierungsmethoden für adaptive Rundfunkempfängersysteme auf Basis feldprogrammierbarer Gatterlogik. Der wissenschaftlichen Untersuchung von Konzepten zur zeitlichen Mehrfachnutzung von Logikressourcen folgt eine Bewertung dieser adaptiven Systeme hinsichtlich Effizienz und praktischer Anwendbarkeit. Aus diesen Betrachtungen ergeben sich Empfehlungen zum Entwurf neuartiger dynamisch rekonfigurierbarer Empfä...    »
 
Mündliche Prüfung:
13.03.2017 
Dateigröße:
3964879 bytes 
Seiten:
160 
Letzte Änderung:
28.03.2017