Redundanzfreie Fehlerbehandlung in echtzeitfähigen FPGA Schaltungen

Frischke, Michael

User: Guest

Michael Frischke

If you experience problems opening the document, please try this link.

Original title:: Redundanzfreie Fehlerbehandlung in echtzeitfähigen FPGA Schaltungen
Translated title:: Redundancy-free error handling in real-time FPGA applications
Author:: Frischke, Michael
Year:: 2015
Document type:: Dissertation
Faculty/School:: Fakultät für Elektrotechnik und Informationstechnik
Advisor:: Stechele, Walter (Prof. Dr. habil.)
Referee:: Stechele, Walter (Prof. Dr. habil.); Sigl, Georg (Prof. Dr.)
Language:: de
Subject group:: ELT Elektrotechnik
Keywords:: FPGA
Translated keywords:: FPGA
TUM classification:: DAT 200d
Abstract:: Für den Einsatz von FPGAs in sicherheitskritischen Echtzeitanwendungen in der Automobilindustrie bedarf es sehr kostengünstiger und dennoch echtzeitfähiger Methoden zur Fehlerdetektion und Fehlerkorrektur. Zum einen wird mittels einer zeitoptimierten Methode der Konfigurationsspeicher eines FPGAs getestet. Zum anderen wird eine effiziente Strategie zur Nutzung von Checkpoint und Rollback Verfahren in FPGA Schaltungen vorgestellt. Anhand von mehreren Anwendungen wird eine Erhöhung der Verfügbarkeit durch den Einsatz dieser Methoden nachgewiesen. «
Für den Einsatz von FPGAs in sicherheitskritischen Echtzeitanwendungen in der Automobilindustrie bedarf es sehr kostengünstiger und dennoch echtzeitfähiger Methoden zur Fehlerdetektion und Fehlerkorrektur. Zum einen wird mittels einer zeitoptimierten Methode der Konfigurationsspeicher eines FPGAs getestet. Zum anderen wird eine effiziente Strategie zur Nutzung von Checkpoint und Rollback Verfahren in FPGA Schaltungen vorgestellt. Anhand von mehreren Anwendungen wird eine Erhöhung der Verfügbarke... »
Translated abstract:: FPGA-based and safety-related applications in the automotive field require low-cost and real-time capable methods for error detection and correction. In a first contribution, a time-optimized test procedure for the configuration memory is evaluated. Further, an efficient strategy for selecting and analyzing checkpoint and rollback approaches within FPGA circuits is presented. By applying the presented approaches a higher availability is shown for different use-cases.
WWW:: https://mediatum.ub.tum.de/?id=1251356
Date of submission:: 24.04.2015
Oral examination:: 17.11.2015
File size:: 8416083 bytes
Pages:: 157
Urn (citeable URL):: https://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:bvb:91-diss-20151117-1251356-1-6
Last change:: 08.01.2016
BibTeX