This work aims at finding the optimal software design and implementation of an SDR physical layer on a homogeneous multicore architecture, and illustrates the approach developing a realtime demonstrator for novel mobile radio systems. Using stochastic inference methods, the generic receiver architecture is derived as breakdown into components. Different approximative algorithms are investigated to implement the components with a limited number of instructions. A method is derived to quickly predict the accuracy of the concatenated receiver processing without actually executing it. The problem of selecting component algorithms, computation order and mapping to processor elements is formulated as a decision tree, and the optimal software is searched for by branch and bound tree traversal. The SDR demonstrator uses a PCIe backplane. Physical layer signal processing and (de-)coding is implemented on a Cell processor, protocol stack processing on an IXP network processor.     «

This work aims at finding the optimal software design and implementation of an SDR physical layer on a homogeneous multicore architecture, and illustrates the approach developing a realtime demonstrator for novel mobile radio systems. Using stochastic inference methods, the generic receiver architecture is derived as breakdown into components. Different approximative algorithms are investigated to implement the components with a limited number of instructions. A method is derived to quickly pre...     »

Ziel der Arbeit ist die Bestimmung des optimalen Software Designs für SDR Bitübertragungsschichten auf einer homogenen Mehrkernarchitektur. Der Ansatz wird anhand eines Demonstrators veranschaulicht. Ausgehend von stochastischer Inferenz wird die generische Empfängerstruktur als Zerlegung in Komponenten bestimmt. Verschiedene Approximationsalgorithmen werden zur Implementierung der Komponenten mit begrenzter Anzahl von Instruktionen betrachtet. Eine Methode zur schnellen Vorhersage der Genauigkeit der verketteten Berechnung wird dargestellt. Das Problem der Auswahl von Komponentenalgorithmen, Berechnungsreihenfolge und Abbildung auf eine Anzahl von Prozessorelementen wird als Entscheidungsbaum beschrieben, und die optimale Software wird mittels Baumtraversierung und Branch and Bound gesucht. Der SDR Demonstrator verwendet eine PCIe Backplane. Signalverarbeitung und (De-)Kodierung sind auf einem Cell Prozessor implementiert, Protokollverarbeitung auf einem IXP Netzwerkprozessor.     «

Ziel der Arbeit ist die Bestimmung des optimalen Software Designs für SDR Bitübertragungsschichten auf einer homogenen Mehrkernarchitektur. Der Ansatz wird anhand eines Demonstrators veranschaulicht. Ausgehend von stochastischer Inferenz wird die generische Empfängerstruktur als Zerlegung in Komponenten bestimmt. Verschiedene Approximationsalgorithmen werden zur Implementierung der Komponenten mit begrenzter Anzahl von Instruktionen betrachtet. Eine Methode zur schnellen Vorhersage der Genauigke...     »